电子发烧友网 > 可编程逻辑 > 正文

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

2020年01月26日 16:58 次阅读

0 引言

随着现代检测技术和科技水平的高速发展,信号采集技术的应用范围越来越广泛[1]。与此同时,对信号采集系统的采集精度、采样率以及便携性等设计需求提出了更高的要求。现场可编程门阵列(FPGA)具有逻辑门充足、时钟www.5596.com_【官方首页】-澳门新葡京娱乐场频率高、速度快、效率高和IP核丰富等特点,使其成为高速信号采集系统设计的一个有效手段[2-3]。针对当前信号采集系统的设计需求,本文主要介绍如何提高信号采集系统的采样率和便携性。

目前,信号便携式信号采集系统采样率低主要受限于信号采集系统的传输速度和处理速度不足。查阅近几年的相关文献,基于FPGA的信号采集系统主要有以下两种设计方案:方案一,采用FPGA作为逻辑控制模块,搭配ADC采集模块和USB2.0传输模块[4];方案二,同样采用FPGA作为逻辑控制模块,搭配DDR2/DDR3模块对ADC模块采集的数据进行高速缓存[5-6]。方案一受限于USB的传输速度其采样率较低[7-8];方案二虽然可以达到较高的采样率,但是具有数据易失、存储容量小的问题,便携性不足[9]。

www.5596.com_【官方首页】-澳门新葡京娱乐场针对以上问题,本文结合目前NAND Flash高速存储的特性,提出了便携式高速信号采集系统的设计方案。该设计的关键在于利用存储芯片写入速度快、数据总线可复用等特点,使ADC采集到的信号采用DMA方式存入存储芯片中。其次,该设计配置LCD显示屏,用于信号的实地查看,减少了上位机的配置。系统满足长时间、多批次的信号采集。

1 系统总体设计方案

根据功能和原理,该系统分为4个模块:基于FPGA芯片的逻辑控制模块、以ADC芯片为主的数据转换模块、以NAND_Flash芯片为核心的高速数据存储模块以及LCD触摸显示屏模块,如图1所示。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

系统基本工作原理:首先,模数转换模块在接收到模拟信号后,将信号转换为数字信号并发送到FPGA逻辑控制模块中的FIFO中;其次,FPGA逻辑控制模块采用直接存储器存储(Direct Memory Access,DMA)模式将数据从FIFO中传递到NAND_Flash数据存储模块;然后,NAND_Flash模块结合其相应的内部结构以同步的方式进行高速数据存储;最后,将由LCD模块发送相应的指令,以一定速度读取数据,经过FPGA进行一定的信号处理,在LCD显示屏中显示。

2 硬件电路设计

2.1 FPGA逻辑控制模块

FPGA逻辑控制模块由ALTERA公司的EP4CE40F29C8N、EPCS64SI16以及海力士公司的H27U1G8F2B芯片组成。其中EP4CE40F29C8N为Cyclone IV系列FPGA芯片,该芯片最大时钟频率为472 MHz,具有533个IO接口,满足系统设计所需的最大时钟频率以及外设连接接口。www.5596.com_【官方首页】-澳门新葡京娱乐场逻辑控制模块由顶层设计部分、系统时钟与复位部分、采集控制部分、存储控制部分、LCD显示控制部分以及NISO II部分构成,其中顶层设计部分负责各个部分的连接以及逻辑控制模块与其他模块的接口。FPGA顶层原理图如图2所示。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

在系统时钟与复位部分,由FPGA芯片系统时钟接口通过连接25 MHz无源晶振www.5596.com_【官方首页】-澳门新葡京娱乐场获得25 MHz时钟信号,通过“PLL”IP核将25 MHz时钟信号倍频为33 MHz、50 MHz、100 MHz以及200 MHz,以此作为系统的时钟电路。其次,产生异步复位同步释放的系统复位信号。

LCD显示控制部分由波形模块、数据缓存模块、LCD显示驱动模块和触摸屏指令接收模块组成。该部分提供接口将QSYS中的显示数据输出到DDR2缓存模块中;并为DDR2芯片和LCD显示芯片建立DMA通信机制,实现显示数据的输出。

通过QSYS系统集成开发工具建立NIOS II片上嵌入式处理系统,负责信号采集系统指令接收和程序执行控制。NIOS II系统完成以下工作:(1)系统初始化程序执行,监听LCD指令输入;(2)实现配置Flash芯片(H27U1G8F2B)的读写操作,配置Flash芯片中存放显示模块中的背景图片、字体库以及采集过程中采集批次编号和采集数据存储的起止位置信息;(3)实现采集数据读取操作,并将采集的信号数据转为波形显示数据;(4)负责系统各个外设驱动指令的输出。

2.2 模数转换模块

模数转换电路采用AD9226作为转换芯片,该芯片是一款低功耗(475 mW)、高精度(12 bit)的高速模数转换芯片,其最高转换速率为65 MSPS,并且具有良好的信噪比(70 dB)。www.5596.com_【官方首页】-澳门新葡京娱乐场本设计中,信号输入范围为1 V~3 V。该模块的采样时钟由FPGA逻辑模块提供,以达到对采样率的控制,本文中所有测试www.5596.com_【官方首页】-澳门新葡京娱乐场内容中采样率均为50 MHz,模数转换模块电路图如图3所示。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

2.3 高速数据存储模块

为了匹配高速采样率,高速数据存储模块选取SLC颗粒的NAND Flash芯片[10]。本设计选择Micron公司的MT29F256G08AUCABH3芯片,该芯片在同步状态下,引脚读写速度可以达到200 MT/s,并且在数据写入过程中采用DDR模式,即在时钟的上升沿和下升沿均有数据写入。通过对其数据手册的分析,由于NAND Flash需要进行PROGRAM PAGE 操作,因此该芯片写入1页数据(8 KB)大约需要400 μs。在该时间段内,AD信号采集模块采集数据4×104 B,远大于NAND Flash存储数据,无法满足系统的设计需求。考虑到NAND Flash芯片在同步写入过程中加载8 KB数据需要40.96 μs,模数转换模块采集8 KB数据需要81.92 μs。影响系统存储时间的主要因素是NAND Flash的编程时间(350 μs)。

针对这一问题,本设计结合MT29F256G08AUCABH3的存储结构特点,如图4所示。该芯片内部具有8个LUN结构,且当一个LUN处于编程状态时,其他LUN可以进行读写以及编程。根据这一特性,本设计将其内部的8个LUN芯片采用流水线方式排列,依次进行数据的存储操作,如图5所示。当采集数据达到8 KB,处于写准备状态的LUN开始以DDR方式进行数据写入。完成1页数据(8 KB)的写入后,后一LUN进入写准备状态,等待未存储数据再次达到8 KB。以此方式进行循环,当第8个LUN完成写操作时,第一个LUN完成编程过程,处于空闲状态可以进行写操作,图5所示为存储芯片流水线工作模式。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

2.4 显示模块

在系统的显示模块,选用一款具有800×480分辨率和数字接口驱动的7英寸LCD液晶显示屏。显示屏的输出色彩信号通过565的RGB并口数字信号传输,搭配容量为512 MB的DDR2 SDRAM芯片用于缓存显示数据。系统显示模块的时钟频率为33 MHz。

除显示功能外,该模块同时肩负人机交互功能。利用触摸屏的特性,完成对整个系统的操作控制,减少键盘模块,使操作更加简单。本设计采用电阻式触摸屏,屏幕的x轴和y轴各有两条信号线连接到触摸屏专用AD芯片上(本设计选择AW2083芯片),每次按触摸屏时,会在对应的x轴和y轴产生一个阻值。在两条坐标轴的正负极之间加参考电压,当其中一条坐标轴的某一位置被触按,则这个位置和对应坐标轴的正负极之间的电阻会通过电压的形式反馈给ADC的输入端,产生12 bit的AD量化值,AD芯片采集到的坐标数据与实际坐标值成正比,且为线性关系。图6所示为y轴坐标测量等效电路图。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

3 系统程序逻辑设计

当系统上电后,系统进行初始化操作。FPGA读取配置NAND Flash芯片中系统的配置信息。获取显示模块的初始化界面并进行输出和显示,同时从配置芯片中获取存储模块下一存储地址。系统初始化完毕后,系统进入待机状态,并监听LCD显示模块的指令输入。

3.1 信号采集流程

通过点击LCD模块中的“开始采集”按钮,触发信号采集程序。逻辑控制模块监听到信号采集开始指令,系统进入信号采集流程。

信号采集流程:

(1)高速存储模块初始化,对上一批次结束的所在LUN的下一个LUN进行存储状态激活。

(2)逻辑控制模块发送模式转换模块使能信号,同时向模数转换模块输入50 MHz时钟信号。

(3)模数转换模块开始工作,将输入的模拟信号以50 MS/s的转换率转换为12 bit的数字信号,并输出到逻辑控制模块。

(4)逻辑控制模块接收到12 bit后,将其左移4位与当前采集批次的4 bit二进制值相加产生一个16 bit存入FIFO中。FIFO设置为输入信号16 bit,频率50 MHz;输出信号为8 bit,输出信号频率为400 MHz;深度为4 096 words。

(5)当FIFO状态为“FULL”时,逻辑控制模块向高速数据存储模块发生写指令,向FIFO发送读指令,系统开始以DMA的方式将数据从FIFO中发送到高速数据存储模块。

(6)当完成page数据的存储后,逻辑控制模块关闭FIFO读使能。高速数据存储模块激活下一个LUN的存储状态,重复步骤(5)~(6)。信号采集流程图如图7所示。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

3.2 信号采集停止流程

LCD显示模块中的“采集停止”按钮被触发,逻辑控制模块等待数据采集流程中步骤(6)执行时,关闭高速数据存储模块、模数转换模块使能,将当前采集批次编号和对应数据存储的起止位置存入配置信息存储Flash中。系统进入待机状态,监听LCD显示模块的指令输入,同时LCD显示模块初始化界面。

3.3 波形显示流程

LCD波形显示按钮触发后,界面切换到采集批次选择界面,通过点击选择对应批次的波形显示,进入波形显示操作流程。

波形显示流程:

(1)逻辑控制模块从配置Flash中读取相应批次数据采集的存储起止位置。

(2)读取高速存储模块中对应地址的数据,写入波形控制IP核中。波形控制模块负责控制LCD波形窗口控制,并将采集数据值存到双口RAM中,同时负责输出波形点显示坐标位置和波形显示时钟频率。

(3)将波形控制模块中的数据输入到LCD显示模块中的DDR2芯片中。

(4)LCD显示屏中,读取DDR2中的数据,进行显示。

(5)当对应批次的所有数据读取完毕后,波形显示流程结束。

3.4 高速数据存储控制流程

高速数据存储控制程序主要分为采集数据写流程和显示数据读流程。本设计中,采集数据写流程采用同步写入方式,工作频率为200 MHz;显示数据读流程采用异步读取方式,工作频率为50 MHz。

(1)高速数据写流程:①NAND Flash芯片激活同步读写状态;②从逻辑控制模块获取写入页地址;③向NAND Flash发送写操作命令;④向NAND Flash写入写操作地址;⑤NAND Flash等待数据写入使能;⑥接收到逻辑控制模块发送的写使能,开始写入数据;⑦当数据写满一页时,该LUN进入编程状态,同时从逻辑控制模块获取下一个LUN的存储地址,重复步骤③~⑦。

(2)高速数据读流程:①NAND Flash芯片激活异步读写状态;②从逻辑控制模块获取读取页地址;③向NAND Flash芯片发送读操作命令;④向NAND Flash写入多操作操作地址;⑤读取NAND Flash数据发送到逻辑控制模块中;⑥当数据读完一页后,重复步骤②~⑥。

4 实验测试

测试平台由超声发射电路、超声接收电路、超声探头和有焊缝的金属薄板构成。超声探头发射2.5 MHz的超声信号到金属薄板。当超声信号到达焊缝部位时,信号发生部分或全部反射,产生回波信号。信号采集系统通过超声接收电路采集回波信号,经过逻辑控制模块处理后,写入存储模块。同时,经过处理的数据通过LCD显示屏进行显示。图8为信号检测系统输出波形。对比两个波形发现,系统能够以50 MHz的采样率进行良好的采样。图9和图10为连续采样数据波形输出,实现了连续多批次信号采集。

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

基于FPGA和NAND Flash的便携式高速信号采集系统的设计方案介绍

5 结束语

本系统通过AD9226高速模数转换模块,将采集到的模拟信号转换为数字信号,经过FPGA存储到大容量NAND Flash中,并在LCD显示屏中显示波形。在实际应用中,该系统能够进行持续长时间的多批次高速信号采集,并具有小型化、易于携带的特点。

参考文献

[1] 张晓威,苏淑靖。基于FPGA的高速高精度数据采集系统的设计[J]。仪表技术与传感器,2016(1):70-72.

[2] BAO S,YAN H,CHI Q,et al.FPGA-based reconfigurable data acquisition system for industrial sensors[J].IEEE TransacTIons on Industrial InformaTIcs,2017,13(4):1503-1512.

[3] 杨海钢,孙嘉斌,王慰.FPGA器件设计技术发展综述[J]。电子与信息学报,2010,32(3):714-727.

[4] XU Z,ZHU L,SHAN J F,et al.A new high-speed data acquisiTIon system[J].Journal of Fusion Energy,2015,34(3):1-4.

[5] 黄远望,严济鸿,周伟。基于FPGA的数据采集测试系统设计[J]。现代雷达,2015,37(4):73-76.

[6] KHEDKAR A A,KHADE R H.High speed FPGA-based data acquisiTIon system[J].Microprocessors & Microsystems,2016,49:87-94.

[7] 李茂,杨录,张艳花。基于FPGA和USB的多通道超声检测系统设计[J]。仪表技术与传感器,2017(8):82-84.

[8] 孟晓东。基于FPGA的DDR3控制器设计与验证[D]。长沙:国防科学技术大学,2012.

[9] LIU D,WANG Y,QIN Z,et al.A space reuse strategy for Flash translation layers in SLC NAND Flash memory storage systems[J].IEEE Transactions on Very Large Scale Integration Systems,2012,20(6):1094-1107.

[10] 肖佳。基于NANDFLASH的大数据高速存储系统的设计与实现[D]。西安:西安电子科技大学,2014.

下载发烧友APP

打造属于您的人脉电子圈

关注电子发烧友微信

有趣有料的资讯及技术干货

关注发烧友课堂

锁定最新课程活动及技术直播

电子发烧友观察

一线报道 · 深度观察 · 最新资讯
收藏 人收藏
分享:

评论

相关推荐

小梅哥FPGA设计思想与验证方法视频教程

刚刚录制了一个fpga开发流程的视频,该视频为投石问路,主要是想听听大家对于小梅哥在录制视频时需要注意的内容以及希望系列
发烧友学院发表于 2016-03-24 00:00 37952次阅读
小梅哥FPGA设计思想与验证方法视频教程

【雨的FPGA笔记】基础实践-------IP核中RAM的使用

内容:        使用IP核中的RAM进行读写,数据位宽为32位 RAM读写模块输出给RAM模块...
发表于 2020-01-23 15:28 339次阅读
【雨的FPGA笔记】基础实践-------IP核中RAM的使用

基于FPGA的现Nios II嵌入式系统配置文件...

现场可编程门阵列(FPGA,Field Programmable Gate Array)是一种高密度....
发表于 2020-01-21 17:10 30次阅读
基于FPGA的现Nios II嵌入式系统配置文件...

EDA设计一般采用自顶向下的模块化设计方法

EDA(ElectrONic Design Automation)即电子设计自动化技术,是指以计算机....
发表于 2020-01-21 16:50 44次阅读
EDA设计一般采用自顶向下的模块化设计方法

大容量FPGA构成的多节点系统远程升级系统设计详...

多节点系统,在目前的很多电子系统应用场合都可以看到。这种多节点系统由于具有结构可扩展性、功能配置的灵....
发表于 2020-01-21 15:28 65次阅读
大容量FPGA构成的多节点系统远程升级系统设计详...

计算架构迎来黄金时代,水大鱼大、风高浪急的新十年...

这一个新十年,时代的“大”和“快”从数字的比较上是以前难以想象的。大数据雪崩爆发时,每一片雪花都是意....
发表于 2020-01-20 17:20 3966次阅读
计算架构迎来黄金时代,水大鱼大、风高浪急的新十年...

关于FPGA芯片结构的简单介绍

FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,....
发表于 2020-01-20 09:41 73次阅读
关于FPGA芯片结构的简单介绍

详细介绍基于HDL的FPGA开发流程

原理图和HDL(Hardware description language,硬件描述语言)是两种最常....
发表于 2020-01-20 09:35 376次阅读
详细介绍基于HDL的FPGA开发流程

FPGA的用途以及它与CPLD的不同之处

FPGA/CPLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用FPGA/....
发表于 2020-01-20 09:29 102次阅读
FPGA的用途以及它与CPLD的不同之处

从多角度来分析FPGA与CPLD的区别

CPLD主要是由可编程逻辑宏单元(LMC,LogicMacroCell)围绕中心的可编程互连矩阵单元....
发表于 2020-01-20 08:40 82次阅读
从多角度来分析FPGA与CPLD的区别

【雨的FPGA笔记】基础实践-------串口程序

内容        实现的是简单的PC机和FPGA的通信,实现一个简单的数据传回实验, 串口是按b...
发表于 2020-01-19 12:54 268次阅读
【雨的FPGA笔记】基础实践-------串口程序

FPGA的简介发展历和使用等基础知识讲解

随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求。海量数据分析、机器学....
发表于 2020-01-19 10:15 255次阅读
FPGA的简介发展历和使用等基础知识讲解

matlab与FPGA无线通信、FPGA数字信号处理系列(4)—— Vivado DDS 与 FIR IP核设计 FIR 滤波器系统

本讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号,结合FIR滤波器搭建一个信号产生及滤波的系统,并编写...
发表于 2020-01-18 22:05 279次阅读
matlab与FPGA无线通信、FPGA数字信号处理系列(4)—— Vivado DDS 与 FIR IP核设计 FIR 滤波器系统

Altera新发布一款多功能低成本的单芯片FPG...

一直以来,FPGA可编程器件都主要应用在通讯设备或工业控制等较为专业的应用领域,但随着不同行业使用需....
发表于 2020-01-17 16:33 457次阅读
Altera新发布一款多功能低成本的单芯片FPG...

详解FPGA的发展史和开发流程

随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求。海量数据分析、机器学....
发表于 2020-01-16 17:26 127次阅读
详解FPGA的发展史和开发流程

固态电容的三大优势分析 如何区分固态电容和电解电...

区分固态电容和电解电容有一个很简单的方法,就是看电容顶部是否有”K“或”+“字形的开槽。固态电容是没....
发表于 2020-01-16 16:00 175次阅读
固态电容的三大优势分析 如何区分固态电容和电解电...

英特尔 Agilex和Xilinx ACAP的比...

I 与 M 系列确定可搭配 CXL 技术,显然英特尔的确有意推动 CXL 技术发展。而从产品规格观之....
发表于 2020-01-16 15:55 73次阅读
英特尔 Agilex和Xilinx ACAP的比...

Altera非易失MAX 10 FPGA如何为空...

非易失性FPGA以其低功耗、高性价比的特点在低成本FPGA市场中展露潜力。据Altera公司产品营销....
发表于 2020-01-16 10:12 233次阅读
Altera非易失MAX 10 FPGA如何为空...

基于FPGA的USB 3.0视频桥接解决方案及M...

Lattice USB 3.0视频桥接解决方案是基于Lattice ECP3 FPGA系列的高清视频....
发表于 2020-01-16 10:08 475次阅读
基于FPGA的USB 3.0视频桥接解决方案及M...

基于FPGA技术实现SD模式设备接口的设计方案

SD卡的所有命令都是6字节长度。一个命令总是以起始位(0)开始,后跟传输方向位(1),接下是6位命令....
发表于 2020-01-16 10:00 542次阅读
基于FPGA技术实现SD模式设备接口的设计方案

基于FPGA技术的LVDS传输模式如何实现PCI...

随着电子技术的飞速发展,微处理器、存储器技术的不断革新,传统的并行总线PCI逐渐成为系统整体性能的瓶....
发表于 2020-01-16 09:53 273次阅读
基于FPGA技术的LVDS传输模式如何实现PCI...

基于DSP+FPGA技术的TD-SCDMA基带发...

和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业务,从话音到分组数据,再到多....
发表于 2020-01-16 09:16 313次阅读
基于DSP+FPGA技术的TD-SCDMA基带发...

FPGA对比 ASIC你看好谁?

FPGA vs. ASIC 你看好谁?
发表于 2020-01-15 16:10 388次阅读
FPGA对比 ASIC你看好谁?

采用双闭环PI和重复控制方案实现三相逆变器设计并...

本文利采用双闭环PI和重复控制相结合的控制方案,首先用双闭环PI控制算法,得到高动态特性的三相交流电....
发表于 2020-01-14 16:36 256次阅读
采用双闭环PI和重复控制方案实现三相逆变器设计并...

在FPGA硬件平台通过采用DDS技术实现跳频系统...

DDS的原理如图1所示,包含相位累加器、波形存储器(ROM)、数模转换器(DAC)和低通滤波器4个部....
发表于 2020-01-14 16:27 681次阅读
在FPGA硬件平台通过采用DDS技术实现跳频系统...

Altera FPGA硬核浮点DSP模块解决方案...

以往FPGA在进行浮点运算时,为符合IEEE 754标准,每次运算都需要去归一化和归一化步骤,导致了....
发表于 2020-01-14 16:19 193次阅读
Altera FPGA硬核浮点DSP模块解决方案...

全球最大FPGA的问世将给IC设计带来便利

英特尔公司在京发布了Stratix 10 GX 10M FPGA,这款拥有1020万个逻辑单元的产品....
发表于 2020-01-14 16:11 179次阅读
全球最大FPGA的问世将给IC设计带来便利

英特尔与赛灵思的竞争使得FPGA进入黄金时代

目前,赛灵思和英特尔的FPGA市场竞逐角力,一来一往、有输有赢。鉴于双方都有不俗的实力,可以预计,未....
发表于 2020-01-14 16:07 178次阅读
英特尔与赛灵思的竞争使得FPGA进入黄金时代

英特尔与赛灵思的竞争将会研制更强大的FPGA器件

FPGA芯片比CPU更快,比GPU功耗更低、延时更短,且比ASIC更加便宜、周期更短,因此在目前人工....
发表于 2020-01-14 16:03 179次阅读
英特尔与赛灵思的竞争将会研制更强大的FPGA器件

如何利用FPAG开发板搭建LEON2 SOC开发...

随着IC制造工艺水平的快速发展,片上系统(SOC)在ASIC设计中得到广泛应用。微处理器IP核是SO....
发表于 2020-01-14 16:00 161次阅读
如何利用FPAG开发板搭建LEON2 SOC开发...

北京微电子技术研究所成功研制出了高可靠多通道混合...

据悉,该产品已形成针对多通道智能传感器信号处理的集成解决方案,实现了单一封装内智能传感器模拟数字信号....
发表于 2020-01-14 11:36 198次阅读
北京微电子技术研究所成功研制出了高可靠多通道混合...

基于fpga的电源设计

我现在没有一个具体的方案 谁能给我个提示一下 比如 fpga从哪入手(fpga一点不会) 具体的电路应该分为哪几个模块 单...
发表于 2020-01-13 23:30 366次阅读
基于fpga的电源设计

【雨的FPGA笔记】基础实践-------IP核中PLL的使用

PLL锁相环,可以对时钟网络进行系统级的时钟管理和偏移控制,具有时钟倍频和分频,相位偏移和可编程占空比的功能。...
发表于 2020-01-13 19:13 242次阅读
【雨的FPGA笔记】基础实践-------IP核中PLL的使用

采用FPGA器件实现GPS数据加密系统中机载模块...

针对GPS测量系统数据传输过程中的安全问题,采用FPGA技术设计了GPS数据加密系统。系统移植MD5....
发表于 2020-01-13 17:00 204次阅读
采用FPGA器件实现GPS数据加密系统中机载模块...

【雨的FPGA笔记】基础实践-------ModelSim手动仿真

基于流水灯的ModelSIm软件仿真为例子                 ...
发表于 2020-01-13 16:34 663次阅读
【雨的FPGA笔记】基础实践-------ModelSim手动仿真

关于异构计算FPGA基础知识的详细介绍

随着云计算,大数据和人工智能技术应用,单靠 CPU 已经无法满足各行各业的算力需求。
发表于 2020-01-13 15:15 144次阅读
关于异构计算FPGA基础知识的详细介绍

【高手问答】资深工程师为你解答工程与产品设计上的...

本期我们邀请到了资深工程师白纪龙@白老大大,也是许多坛友熟知的白老师,他将为我们解答大家在PCB设计....
发表于 2020-01-13 09:39 0次阅读
【高手问答】资深工程师为你解答工程与产品设计上的...

【雨的FPGA笔记】基础实践-------呼吸灯设计和实现

呼吸灯设计和实现 内容 一个周期为1s的呼吸灯,从熄灭到完全点亮一共需要1s。 将1s分为1000个1ms作为呼吸...
发表于 2020-01-12 19:50 372次阅读
【雨的FPGA笔记】基础实践-------呼吸灯设计和实现

如何简单快速的实现嵌入式FPGA

Achronix Semiconductor 营销副总裁 Steve Mensor 表示,这款被称为....
发表于 2020-01-12 10:56 574次阅读
如何简单快速的实现嵌入式FPGA

如何用FPGA测量数字正弦波的频率?

如何用FPGA测量数字正弦波的频率
发表于 2020-01-11 22:27 313次阅读
如何用FPGA测量数字正弦波的频率?

【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

设计内容        按KEY0时点亮最右边的灯,按动按键KEY1时依次往左移动,按下KEY2时关...
发表于 2020-01-11 12:47 257次阅读
【雨的FPGA笔记】基础实践-------按键控制LED和BEEP设计和实现

【雨的FPGA笔记】基础实践-------流水灯设计和实现

设计内容        将4个LED每隔1s从左往右分别依次点亮熄灭,形成流水状。按复位键时进行复...
发表于 2020-01-11 11:07 471次阅读
【雨的FPGA笔记】基础实践-------流水灯设计和实现

FPGA的行业优势以及它与DSP的区别分析

FPGA的优势有三个方面:1)通信高速接口设计。FPGA可以用来做高速信号处理,一般如果AD采样率高....
发表于 2020-01-10 15:46 248次阅读
FPGA的行业优势以及它与DSP的区别分析

hdmi矩阵切换器采用FPGA纯硬件架构方案

hdmi矩阵切换器在众多的领域中有着广泛的运用,对于不同的运用场合和需求,有着许多不同的方案,而dm....
发表于 2020-01-10 15:43 176次阅读
hdmi矩阵切换器采用FPGA纯硬件架构方案

关于Xilinx FPGA内部体系结构的分析

Xilinx的FPGA的基本结构是一样的,主要由6部分组成,分别为可编程输入/输出单元、基本可编程逻....
发表于 2020-01-10 15:39 279次阅读
关于Xilinx FPGA内部体系结构的分析

深维科技荣获北航全球创新创业大赛二等奖

经过初赛、复赛的激烈对决和层层选拔,深维科技参赛项目“超高性能数据中心FPGA异构计算加速解决方案”....
发表于 2020-01-10 09:28 125次阅读
深维科技荣获北航全球创新创业大赛二等奖

LVDS技术的应用优势及基于FPGA实现远端显示...

LVDS接口又称RS-644总线接口,是20世纪90年代出现的一种数据传输和接口技术。LVDS是一种....
发表于 2020-01-08 16:40 768次阅读
LVDS技术的应用优势及基于FPGA实现远端显示...

帧同步系统的工作原理及如何基于FPGA实现其设计

实现帧同步的关键是把同步码从一帧帧数据流中提取出来。本设计的一帧信码由39位码元组成。其中的巴克码为....
发表于 2020-01-08 16:30 2192次阅读
帧同步系统的工作原理及如何基于FPGA实现其设计

英特尔新发布Stratix 10,为可编程四核A...

FPGA在高度并行、大吞吐量数字信号处理(DSP)应用方面享有很好的声誉。过去几代FPGA器件一直稳....
发表于 2020-01-08 15:32 348次阅读
英特尔新发布Stratix 10,为可编程四核A...

FPGA的发展瓶颈有哪些,该如何解决

据Semico统计,FPGA市场正在逐年增长,而复合年均增长率高达38.4%,至2023年将具有55....
发表于 2020-01-07 15:23 284次阅读
FPGA的发展瓶颈有哪些,该如何解决

FPGA和GPU在深度神经网络方面谁更胜一筹

在今天的大数据时代,企业和消费者被各种来源的海量数据淹没,包括商业交易、社交媒体以及传感器或机器对机....
发表于 2020-01-07 15:08 320次阅读
FPGA和GPU在深度神经网络方面谁更胜一筹

FPGA中面积换速度该如何去实现

在FPGA中,如果要将一个采样率为480MHz,中频频率为302.5MHz的信号变频到零中频的基带信....
发表于 2020-01-07 14:45 109次阅读
FPGA中面积换速度该如何去实现

安路科技文余波:站在历史的关口,国产FPGA当自...

安路科技总经理文余波在接受采访时表示,安路科技能在FPGA市场上实现过亿的销售,证明了公司一直以来强....
发表于 2020-01-07 13:59 219次阅读
安路科技文余波:站在历史的关口,国产FPGA当自...

英特尔Stratix 10 GX 10M FPG...

现场可编程门阵列(FPGA)的优势就是能够制造功能强大的芯片,可重复单元设计的性质,能够吸收工艺技术....
发表于 2020-01-06 15:31 121次阅读
英特尔Stratix 10 GX 10M FPG...

FPGA和GPU的市场竞争,谁才是未来的大局所向

一直以来,FPGA 的主要应用领域是电子工程。但当英特尔完成对 Altera(Altera 是最大的....
发表于 2020-01-06 15:26 153次阅读
FPGA和GPU的市场竞争,谁才是未来的大局所向

介绍FPGA中testbench的编写技巧

原来模块中的输入信号,定义成reg 类型,原来模块中的输出信号,定义为wire类型,但这里有个问题,....
发表于 2020-01-06 14:52 122次阅读
介绍FPGA中testbench的编写技巧

高云半导体成功量产Always-On超低功耗GW...

高云半导体基于超低功耗的非易失FPGA GW1NZ-ZV器件现已全面量产,此产品是迄今为止功耗最低的....
发表于 2020-01-06 10:29 210次阅读
高云半导体成功量产Always-On超低功耗GW...

页面底部区域 foot.htm